设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › DDR（双速率）SDRAM控制器参考设计verilog代码 ...

1 ... 4 5 6 7 8910 11 12 13 ... 25 / 25 页下一页

返回列表发新帖

楼主: fjlihh

DDR（双速率）SDRAM控制器参考设计verilog代码

发表于 2008-7-30 11:29:43 | 显示全部楼层

thanks !!!

回复支持反对

发表于 2008-8-4 04:35:30 | 显示全部楼层

謝謝大大的分享~~~

回复支持反对

发表于 2008-8-4 18:04:51 | 显示全部楼层

谢谢搂住啦，太感谢了

回复支持反对

发表于 2008-8-5 08:57:38 | 显示全部楼层

下来看看，谢分享。

回复支持反对

发表于 2008-8-5 09:40:05 | 显示全部楼层

3q

回复支持反对

发表于 2008-8-5 15:50:44 | 显示全部楼层

3q

回复支持反对

发表于 2008-8-20 22:54:35 | 显示全部楼层

有没有SDR SDRAM的啊？

回复支持反对

发表于 2008-8-20 23:05:07 | 显示全部楼层

谢谢，楼主了

回复支持反对

发表于 2008-8-29 17:39:51 | 显示全部楼层

很不錯的文件~~~

回复支持反对

发表于 2008-8-30 17:15:36 | 显示全部楼层

THANk you

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 ... 25 / 25 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-12 18:49 , Processed in 0.121820 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表