设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › DDR（双速率）SDRAM控制器参考设计verilog代码 ...
1 ...3456789101112... 25下一页
返回列表 发新帖
楼主: fjlihh

DDR（双速率）SDRAM控制器参考设计verilog代码

[复制链接]
szq19791024
发表于 2008-6-27 12:42:55 | 显示全部楼层

好

好东西谢谢了
回复 支持 反对

举报

appa
发表于 2008-6-27 12:49:42 | 显示全部楼层
看看～～～～～～～～～～～～～～～～～～～～～～～～～～
回复 支持 反对

举报

unclebearbear
发表于 2008-6-27 16:39:42 | 显示全部楼层
good good good good
回复 支持 反对

举报

unclebearbear
发表于 2008-6-27 16:42:20 | 显示全部楼层
good good good good.
回复 支持 反对

举报

eileenwise
发表于 2008-6-27 17:21:59 | 显示全部楼层
呵呵，谢谢分享
回复 支持 反对

举报

thatisok
发表于 2008-6-27 22:02:38 | 显示全部楼层
good bokk
回复 支持 反对

举报

virgos
发表于 2008-7-18 11:44:00 | 显示全部楼层
up,up,up,up
回复 支持 反对

举报

immonster
发表于 2008-7-23 09:36:21 | 显示全部楼层
研究一下
回复 支持 反对

举报

lijunsir
发表于 2008-7-23 17:29:25 | 显示全部楼层
I am looking for it. thank you
回复 支持 反对

举报

dingliangbo427
发表于 2008-7-29 18:38:09 | 显示全部楼层
好东西，好东西
回复 支持 反对

举报

下一页 »
1 ...3456789101112... 25下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-14 00:56 , Processed in 0.130337 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表