设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › DDR（双速率）SDRAM控制器参考设计verilog代码 ...

1 ... 3 4 5 6 789 10 11 12 ... 25 / 25 页下一页

返回列表发新帖

楼主: fjlihh

DDR（双速率）SDRAM控制器参考设计verilog代码

发表于 2008-6-27 12:42:55 | 显示全部楼层

好

好东西谢谢了

回复支持反对

发表于 2008-6-27 12:49:42 | 显示全部楼层

看看～～～～～～～～～～～～～～～～～～～～～～～～～～

回复支持反对

发表于 2008-6-27 16:39:42 | 显示全部楼层

good good good good

回复支持反对

发表于 2008-6-27 16:42:20 | 显示全部楼层

good good good good.

回复支持反对

发表于 2008-6-27 17:21:59 | 显示全部楼层

呵呵，谢谢分享

回复支持反对

发表于 2008-6-27 22:02:38 | 显示全部楼层

good bokk

回复支持反对

发表于 2008-7-18 11:44:00 | 显示全部楼层

up,up,up,up

回复支持反对

发表于 2008-7-23 09:36:21 | 显示全部楼层

研究一下

回复支持反对

发表于 2008-7-23 17:29:25 | 显示全部楼层

I am looking for it. thank you

回复支持反对

发表于 2008-7-29 18:38:09 | 显示全部楼层

好东西，好东西

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 25 / 25 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-12 13:05 , Processed in 0.150067 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表