设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › SystemVerilog Testbench lab培训文档及代码

1 2 3 456 / 6 页下一页

返回列表发新帖

楼主: yuquan216

[资料] SystemVerilog Testbench lab培训文档及代码

发表于 2021-9-9 18:11:32 | 显示全部楼层

great

回复支持反对

发表于 2021-9-11 00:50:19 | 显示全部楼层

没有文档，亲测

回复支持反对

发表于 2021-9-14 10:58:42 | 显示全部楼层

感谢分享。

回复支持反对

发表于 2021-10-2 16:03:46 | 显示全部楼层

谢谢分享。。。。

回复支持反对

发表于 2021-10-2 16:59:10 | 显示全部楼层

thanks

回复支持反对

发表于 2021-11-4 14:49:13 | 显示全部楼层

没有文档啊

回复支持反对

发表于 2022-1-7 00:12:57 | 显示全部楼层

谢谢分享

回复支持反对

楼主| 发表于 2022-3-26 11:54:07 | 显示全部楼层

aixuexidewa 发表于 2020-3-1 18:52
这里面有文档？？

不好意思，现在才看到，文档补上

回复支持反对

发表于 2022-3-27 08:30:51 | 显示全部楼层

看着很不错谢谢分享

回复支持反对

发表于 2022-3-30 09:22:08 | 显示全部楼层

goooooooood

回复支持反对

1 2 3 456 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 17:15 , Processed in 0.147495 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表