设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › systemverilog uvm 1.2 workshop user guide & lab guid ...

1 ... 7 8 9 101112 13 14 15 ... 19 / 19 页下一页

返回列表发新帖

楼主: changli74

[资料] systemverilog uvm 1.2 workshop user guide & lab guide

发表于 2020-6-8 15:39:56 | 显示全部楼层

very nice, thank you

回复支持反对

发表于 2020-6-8 16:37:05 | 显示全部楼层

多谢分享

回复支持反对

发表于 2020-7-14 14:54:25 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2020-8-2 04:49:09 | 显示全部楼层

thanks

回复支持反对

发表于 2020-8-5 21:56:24 | 显示全部楼层

Great

回复支持反对

发表于 2020-8-9 22:54:18 | 显示全部楼层

真的是好东西，多谢多谢！

回复支持反对

发表于 2020-8-9 22:55:04 | 显示全部楼层

如果有真正的电子版就好了，可惜是扫描电子版．

回复支持反对

发表于 2020-8-17 09:33:21 | 显示全部楼层

thanks

回复支持反对

发表于 2020-8-17 20:24:59 | 显示全部楼层

感谢分享

回复支持反对

发表于 2020-9-7 16:14:20 | 显示全部楼层

解压缩有问题啊

回复支持反对

1 ... 7 8 9 101112 13 14 15 ... 19 / 19 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 23:20 , Processed in 0.097731 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表