设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 精通Verilog HDL：IC设计核心技术实例详解

1 ... 37 38 39 404142 43 44 45 ... 73 / 73 页下一页

返回列表发新帖

楼主: lotus_ee

精通Verilog HDL：IC设计核心技术实例详解

发表于 2008-10-13 17:27:34 | 显示全部楼层

我是出来打酱油的

回复支持反对

发表于 2008-10-13 20:16:54 | 显示全部楼层

经典的好书

回复支持反对

发表于 2008-10-13 21:47:51 | 显示全部楼层

多谢了

回复支持反对

发表于 2008-10-16 11:46:21 | 显示全部楼层

好久没来了

回复支持反对

发表于 2008-10-16 11:48:25 | 显示全部楼层

正是我想要的书呀
太感谢了

回复支持反对

发表于 2008-10-16 19:44:14 | 显示全部楼层

好的没的说

回复支持反对

发表于 2008-10-16 21:31:35 | 显示全部楼层

没钱了啊

回复支持反对

发表于 2008-10-22 19:00:55 | 显示全部楼层

好久没有来了
大家好

回复支持反对

发表于 2008-10-22 20:55:31 | 显示全部楼层

下下来变成那个穷光淡了

回复支持反对

发表于 2008-10-22 23:53:16 | 显示全部楼层

终于下载完了

回复支持反对

1 ... 37 38 39 404142 43 44 45 ... 73 / 73 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 23:06 , Processed in 0.135295 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表