设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 精通Verilog HDL：IC设计核心技术实例详解

1 ... 11 12 13 141516 17 18 19 ... 73 / 73 页下一页

返回列表发新帖

楼主: lotus_ee

精通Verilog HDL：IC设计核心技术实例详解

发表于 2007-12-16 21:55:46 | 显示全部楼层

大哥，这也太狠了吧，不是都可以传4M多的附件吗？
再说，这么大，是不是扫描的啊，那就很模糊了啊

回复支持反对

发表于 2007-12-17 19:08:22 | 显示全部楼层

太多了啊,有点受不了

回复支持反对

发表于 2007-12-19 18:16:47 | 显示全部楼层

这个太多了，承受不了老

回复支持反对

发表于 2007-12-24 15:14:29 | 显示全部楼层

ddddddddd

回复支持反对

发表于 2007-12-24 15:16:58 | 显示全部楼层

SSSSSSS

回复支持反对

发表于 2007-12-24 15:18:28 | 显示全部楼层

EDDDDDDDDDDD

回复支持反对

发表于 2007-12-24 15:19:31 | 显示全部楼层

DDDDDDDDDDD

回复支持反对

发表于 2007-12-24 15:20:45 | 显示全部楼层

DDDDDDDDDDD

回复支持反对

发表于 2007-12-24 15:22:14 | 显示全部楼层

EP24

DDDDDDD

回复支持反对

发表于 2007-12-24 15:23:18 | 显示全部楼层

DDDDDDD

回复支持反对

1 ... 11 12 13 141516 17 18 19 ... 73 / 73 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 08:04 , Processed in 0.141650 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表