设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 精通Verilog HDL：IC设计核心技术实例详解

1 ... 7 8 9 101112 13 14 15 ... 73 / 73 页下一页

返回列表发新帖

楼主: lotus_ee

精通Verilog HDL：IC设计核心技术实例详解

发表于 2007-12-5 18:15:51 | 显示全部楼层

vfgfhgfjnnj

回复支持反对

发表于 2007-12-6 03:13:19 | 显示全部楼层

谢谢了！！！！！！！！！！！！！！！！！！！！！！！！

回复支持反对

发表于 2007-12-6 08:20:11 | 显示全部楼层

REWREW

回复支持反对

发表于 2007-12-6 16:09:39 | 显示全部楼层

haoren

谢谢搂住

回复支持反对

发表于 2007-12-9 15:35:11 | 显示全部楼层

这么下载，多累人啊

回复支持反对

发表于 2007-12-10 08:30:16 | 显示全部楼层

Too many files. Is this a good book?

回复支持反对

发表于 2007-12-10 16:17:16 | 显示全部楼层

要花好多钱啊,没钱了啊

回复支持反对

发表于 2007-12-10 16:45:59 | 显示全部楼层

好东西,就是太多了啊

回复支持反对

发表于 2007-12-11 03:55:13 | 显示全部楼层

I like it, but too many files.

回复支持反对

发表于 2007-12-15 12:25:32 | 显示全部楼层

www.xpbook.com

回复支持反对

1 ... 7 8 9 101112 13 14 15 ... 73 / 73 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-6 21:03 , Processed in 0.125028 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表