设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › python硬件设计库MyHDL

1 ... 10 11 12 13 14 15 161718 / 18 页下一页

返回列表发新帖

楼主: iNostory

[资料] python硬件设计库MyHDL

mailtoanoopbabu

发表于 2020-4-7 20:13:38 | 显示全部楼层

thanks

回复支持反对

发表于 2020-4-29 08:50:48 | 显示全部楼层

Thanks. It's good.

回复支持反对

发表于 2020-4-29 10:49:19 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-5-30 13:12:37 | 显示全部楼层

谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢谢

回复支持反对

发表于 2021-3-24 20:13:38 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2021-3-25 10:10:23 | 显示全部楼层

这个是打算取代Verilog HDL的？

回复支持反对

发表于 2021-4-18 23:35:08 | 显示全部楼层

谢谢分享…

回复支持反对

发表于 2021-5-13 09:15:37 | 显示全部楼层

多谢分享

回复支持反对

发表于 2021-5-16 09:31:22 | 显示全部楼层

感谢分享，下载一下学习学习

回复支持反对

发表于 2021-7-30 17:15:02 | 显示全部楼层

好东西

回复支持反对

1 ... 10 11 12 13 14 15 161718 / 18 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 23:57 , Processed in 0.101932 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表