设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › systemverilog教程

1 ... 13 14 15 16 171819 20 21 / 21 页下一页

返回列表发新帖

楼主: woodmansx

systemverilog教程

发表于 2012-7-13 18:05:33 | 显示全部楼层

不錯的基本介紹。謝謝分享。

回复支持反对

发表于 2012-7-15 18:47:14 | 显示全部楼层

看看啊

回复支持反对

发表于 2012-7-18 17:21:04 | 显示全部楼层

haoziliao huayidianqian yezhide.

回复支持反对

发表于 2012-7-23 11:13:05 | 显示全部楼层

have a look

回复支持反对

发表于 2012-7-23 11:32:49 | 显示全部楼层

好dd，大家都来顶

回复支持反对

发表于 2012-7-28 16:37:19 | 显示全部楼层

百度文库上也有了

回复支持反对

发表于 2013-5-29 16:07:40 | 显示全部楼层

re~~~~~~~~~~~~~~

回复支持反对

发表于 2013-6-10 12:45:19 | 显示全部楼层

东西一般啊

回复支持反对

发表于 2013-11-29 14:36:52 | 显示全部楼层

多谢楼主分享，下来学习学习

回复支持反对

发表于 2013-11-29 20:01:07 | 显示全部楼层

好东西下来看看

回复支持反对

1 ... 13 14 15 16 171819 20 21 / 21 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 05:50 , Processed in 0.073227 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表