设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › systemverilog教程

1 ... 11 12 13 141516 17 18 19 ... 21 / 21 页下一页

返回列表发新帖

楼主: woodmansx

systemverilog教程

发表于 2011-1-17 09:25:24 | 显示全部楼层

谢谢了哈哈

回复支持反对

发表于 2011-2-8 02:46:03 | 显示全部楼层

回复 1# woodmansx

thanks

回复支持反对

发表于 2011-2-14 23:05:49 | 显示全部楼层

多谢楼主，正在学习

回复支持反对

发表于 2011-3-4 20:55:10 | 显示全部楼层

没钱了，充点钱。

回复支持反对

发表于 2011-3-4 20:59:34 | 显示全部楼层

没钱了，充钱。

回复支持反对

发表于 2011-3-5 10:09:25 | 显示全部楼层

谢谢了哦

回复支持反对

发表于 2011-3-7 09:21:47 | 显示全部楼层

这多人推荐还是下来看看

回复支持反对

yuejianglou1984

发表于 2011-3-9 15:56:13 | 显示全部楼层

非常不错，看一看

回复支持反对

发表于 2011-3-15 21:29:16 | 显示全部楼层

想学这个，多谢了

回复支持反对

发表于 2011-3-19 15:03:25 | 显示全部楼层

看看看阿奎那看啊

回复支持反对

1 ... 11 12 13 141516 17 18 19 ... 21 / 21 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 23:43 , Processed in 0.146782 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表