设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › Digital VLSI Chip Design with Cadence and Synopsys C ...

1 2 3 4 5 6 7 8910 / 10 页下一页

返回列表发新帖

楼主: jiull

[原创] Digital VLSI Chip Design with Cadence and Synopsys CAD Tools

发表于 2020-11-29 12:11:35 | 显示全部楼层

good book.

回复支持反对

发表于 2020-12-4 01:48:40 | 显示全部楼层

thanks

回复支持反对

发表于 2021-2-7 20:49:13 | 显示全部楼层

thaks for shaing

回复支持反对

发表于 2021-2-13 07:56:06 | 显示全部楼层

感谢

回复支持反对

发表于 2021-4-8 01:43:47 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2021-4-12 13:23:35 | 显示全部楼层

thank you for share

回复支持反对

发表于 2021-4-13 20:42:55 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2021-4-16 20:04:22 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2021-12-14 05:41:14 | 显示全部楼层

thanks

回复支持反对

发表于 2021-12-14 05:44:38 | 显示全部楼层

thanks for sharing

回复支持反对

1 2 3 4 5 6 7 8910 / 10 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 01:24 , Processed in 0.133268 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表