在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: jiull

[原创] Digital VLSI Chip Design with Cadence and Synopsys CAD Tools

[复制链接]
发表于 2018-2-25 10:00:39 | 显示全部楼层
发表于 2018-2-28 15:47:25 | 显示全部楼层
回复 1# jiull


    thanks for sharing
发表于 2018-3-25 16:30:25 | 显示全部楼层
感谢楼主的分享,下载下来看看,谢谢!
发表于 2018-3-27 13:07:59 | 显示全部楼层
thanks for sharing
发表于 2018-8-21 12:53:31 | 显示全部楼层
thanks for your sharing
发表于 2018-9-8 15:34:37 | 显示全部楼层
回复 1# jiull


   much needed....
发表于 2018-9-21 23:24:24 | 显示全部楼层
thanks
发表于 2018-9-26 11:03:33 | 显示全部楼层
是介绍工具的还是介绍设计方法的?
发表于 2018-9-28 10:39:24 | 显示全部楼层
非常感谢——————————————————————!!!!!!!!!!
发表于 2018-10-3 12:40:13 | 显示全部楼层
thanks!!!!!!!!!!!!!!!!!!!!!!!!!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 22:28 , Processed in 0.148919 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表