设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 精通VerilogHDL：IC设计核心技术实例详解（PDF+源码） ...

1 ... 15 16 17 181920 21 22 23 ... 28 / 28 页下一页

返回列表发新帖

楼主: megaic

[资料] 精通VerilogHDL：IC设计核心技术实例详解（PDF+源码）

发表于 2021-7-16 11:53:04 | 显示全部楼层

谢谢！

回复支持反对

发表于 2021-7-16 12:33:19 | 显示全部楼层

多谢多谢正在学习中

回复支持反对

发表于 2021-7-16 22:32:01 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2021-7-18 00:48:53 | 显示全部楼层

Thanks, 來學習學習, 支持支持

回复支持反对

发表于 2021-7-19 23:15:00 | 显示全部楼层

下载学习谢谢

回复支持反对

发表于 2021-7-20 08:41:19 | 显示全部楼层

good job!

回复支持反对

发表于 2021-7-23 16:30:18 | 显示全部楼层

谢谢

回复支持反对

发表于 2021-7-24 10:58:11 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2021-7-25 11:49:00 | 显示全部楼层

thanks a lot!

回复支持反对

发表于 2021-7-25 13:31:44 | 显示全部楼层

谢谢分享

回复支持反对

1 ... 15 16 17 181920 21 22 23 ... 28 / 28 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-11 16:38 , Processed in 0.123011 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表