设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 特权同学FPGA助学专版 › 设计与验证：Verilog HDL(清晰PDF)

1 ... 7 8 9 10 11 121314 15 / 15 页下一页

返回列表发新帖

楼主: zyqbluesky

[资料] 设计与验证：Verilog HDL(清晰PDF)

发表于 2022-2-5 13:16:32 | 显示全部楼层

感谢分享

回复支持反对

发表于 2022-2-8 14:25:38 | 显示全部楼层

感谢分享

回复支持反对

发表于 2022-2-17 10:50:29 | 显示全部楼层

感谢分享

回复支持反对

发表于 2022-2-25 12:00:12 来自手机 | 显示全部楼层

Fghjjkll

回复支持反对

发表于 2022-5-20 17:36:08 | 显示全部楼层

学习一下

回复支持反对

发表于 2022-6-20 20:31:20 | 显示全部楼层

好书帮顶

回复支持反对

发表于 2022-7-8 16:16:00 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-7-27 17:27:45 | 显示全部楼层

谢谢

回复支持反对

发表于 2022-8-22 16:22:14 | 显示全部楼层

谢谢

回复支持反对

发表于 2022-12-31 03:11:36 | 显示全部楼层

thanks

回复支持反对

1 ... 7 8 9 10 11 121314 15 / 15 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 06:26 , Processed in 0.110250 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表