设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 特权同学FPGA助学专版 › 设计与验证：Verilog HDL(清晰PDF)

1 ... 7 8 9 101112 13 14 15 / 15 页下一页

返回列表发新帖

楼主: zyqbluesky

[资料] 设计与验证：Verilog HDL(清晰PDF)

发表于 2020-1-10 08:38:29 | 显示全部楼层

Thanks

回复支持反对

发表于 2020-1-10 09:41:36 | 显示全部楼层

谢谢

回复支持反对

发表于 2020-1-12 22:19:08 | 显示全部楼层

谢谢分享，下载学习学习

回复支持反对

发表于 2020-1-19 08:55:10 | 显示全部楼层

感谢分享

回复支持反对

发表于 2020-3-4 11:43:36 | 显示全部楼层

又是一本牛书

回复支持反对

发表于 2020-3-9 09:01:43 | 显示全部楼层

谢谢分享！！！！！！！！

回复支持反对

薛定谔的猫，

发表于 2020-3-10 15:13:39 | 显示全部楼层

谢谢

回复支持反对

发表于 2020-4-10 09:38:25 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-4-19 10:26:37 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-8-15 10:26:37 | 显示全部楼层

谢谢分享

回复支持反对

1 ... 7 8 9 101112 13 14 15 / 15 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 06:39 , Processed in 0.137642 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表