设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog硬件设计及建模

1 2 3 456 7 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

楼主: songxiayiqi

[资料] SystemVerilog硬件设计及建模

发表于 2019-12-11 10:12:51 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2019-12-11 10:22:52 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2019-12-12 14:46:57 | 显示全部楼层

:):):):):)

回复支持反对

发表于 2020-1-6 09:48:18 | 显示全部楼层

看看，英文版本不错的说

回复支持反对

发表于 2020-1-7 15:39:51 | 显示全部楼层

感谢分享

回复支持反对

发表于 2020-1-23 16:57:33 | 显示全部楼层

谢谢分享。

回复支持反对

发表于 2020-1-26 19:47:44 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2020-1-28 14:06:55 | 显示全部楼层

好书，谢谢分享！

回复支持反对

发表于 2020-3-10 23:03:46 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-3-11 09:27:58 | 显示全部楼层

感谢楼主分享资料

回复支持反对

1 2 3 456 7 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 11:00 , Processed in 0.110542 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表