设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › system verilog 超级资料（中文）

1 ... 14 15 16 171819 20 21 22 ... 65 / 65 页下一页

返回列表发新帖

楼主: ise

system verilog 超级资料（中文）

发表于 2008-10-15 15:17:03 | 显示全部楼层

好书

我顶啊

回复支持反对

发表于 2008-10-22 21:03:14 | 显示全部楼层

为什么一定要分成两部分放呢？

回复支持反对

发表于 2008-10-23 15:42:38 | 显示全部楼层

有点乱，研究一下～

回复支持反对

发表于 2008-10-23 16:59:02 | 显示全部楼层

正需要

回复支持反对

发表于 2008-10-23 17:27:45 | 显示全部楼层

thanks

回复支持反对

发表于 2008-11-3 21:28:26 | 显示全部楼层

非常感谢楼主

回复支持反对

发表于 2008-11-4 08:39:19 | 显示全部楼层

好东西啊

回复支持反对

发表于 2008-11-4 12:50:34 | 显示全部楼层

push i want it

回复支持反对

发表于 2008-11-4 12:52:03 | 显示全部楼层

在推一個阿
真需要

回复支持反对

发表于 2008-12-10 23:03:55 | 显示全部楼层

好啊，下载

回复支持反对

1 ... 14 15 16 171819 20 21 22 ... 65 / 65 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 07:12 , Processed in 0.128534 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表