设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › system verilog 超级资料（中文）

1 ... 13 14 15 161718 19 20 21 ... 65 / 65 页下一页

返回列表发新帖

楼主: ise

system verilog 超级资料（中文）

发表于 2008-9-12 16:35:51 | 显示全部楼层

学习学习

回复支持反对

发表于 2008-9-26 16:37:21 | 显示全部楼层

现下来看看再说

回复支持反对

发表于 2008-9-27 10:44:55 | 显示全部楼层

不是很好，网页的

回复支持反对

发表于 2008-9-27 10:52:35 | 显示全部楼层

不过谢谢分享

回复支持反对

发表于 2008-10-2 00:31:26 | 显示全部楼层

重點還是要有參考資料可以看，感謝分享。

回复支持反对

发表于 2008-10-13 16:23:34 | 显示全部楼层

goodgood

回复支持反对

发表于 2008-10-13 23:32:15 | 显示全部楼层

XUEXI

回复支持反对

发表于 2008-10-14 16:32:48 | 显示全部楼层

搞什么没钱了

回复支持反对

发表于 2008-10-14 16:34:05 | 显示全部楼层

搞什么还是混同钱啊

回复支持反对

发表于 2008-10-15 15:01:12 | 显示全部楼层

verygood

回复支持反对

1 ... 13 14 15 161718 19 20 21 ... 65 / 65 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 00:34 , Processed in 0.144350 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表