设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 验证文档套餐:systemverilog + UVM (语言+思想+方法学) ...
1 ...456789101112
返回列表 发新帖
楼主: redleaf1988

[资料] 验证文档套餐:systemverilog + UVM (语言+思想+方法学)

[复制链接]
clslhy
发表于 2022-8-8 10:13:02 | 显示全部楼层
经典无处不在
回复 支持 反对

举报

transistor7
发表于 2023-6-6 07:52:09 | 显示全部楼层
多谢分享
回复 支持 反对

举报

badegg9
发表于 2023-6-8 16:23:37 | 显示全部楼层
谢谢你的分享
回复 支持 反对

举报

cmmjava
发表于 2023-7-7 15:45:07 | 显示全部楼层
感谢分享
回复 支持 反对

举报

1 ...456789101112
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-26 09:18 , Processed in 0.095872 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表