设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 验证文档套餐:systemverilog + UVM (语言+思想+方法学) ...

1 ... 4 5 6 7 8 91011 12 / 12 页下一页

返回列表发新帖

楼主: redleaf1988

[资料] 验证文档套餐:systemverilog + UVM (语言+思想+方法学)

发表于 2016-10-19 18:07:23 | 显示全部楼层

kankan

回复支持反对

发表于 2016-11-17 20:31:11 | 显示全部楼层

看看！！

回复支持反对

发表于 2016-11-17 20:55:22 | 显示全部楼层

回复 1# redleaf1

thanks for sharing

回复支持反对

发表于 2016-11-28 11:43:31 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2017-5-13 22:36:55 | 显示全部楼层

下载看看，多谢

回复支持反对

发表于 2017-5-20 21:38:32 | 显示全部楼层

不错很详细了

回复支持反对

发表于 2018-5-16 09:15:53 | 显示全部楼层

感謝分享system verilog

回复支持反对

发表于 2018-5-16 13:23:55 | 显示全部楼层

多谢楼主分享

回复支持反对

发表于 2018-5-16 21:39:23 | 显示全部楼层

谢谢分享

回复支持反对

大星是小熊猫

发表于 2018-6-29 10:48:54 | 显示全部楼层

回复 1# redleaf1988

帅气！多谢！

回复支持反对

1 ... 4 5 6 7 8 91011 12 / 12 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 07:08 , Processed in 0.095909 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表