设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Xilinx的FPGA设计全流程：Modelsim－Synplify.Pro－ISE. ...
12345678910... 31下一页
返回列表 发新帖
楼主: chengzhenjun

Xilinx的FPGA设计全流程：Modelsim－Synplify.Pro－ISE.rar

[复制链接]
HJX2345
发表于 2007-11-6 09:12:19 | 显示全部楼层
kan kan
回复 支持 反对

举报

frankqs
发表于 2007-11-9 14:04:22 | 显示全部楼层
谢谢！
赫赫！
好东西呀！
回复 支持 反对

举报

91yuan
发表于 2008-3-10 17:57:44 | 显示全部楼层
kankan
回复 支持 反对

举报

bjbtxy
发表于 2008-3-17 22:33:47 | 显示全部楼层
非常感谢楼主啊！
回复 支持 反对

举报

armor
发表于 2008-3-24 21:06:46 | 显示全部楼层
thank you!!!!
回复 支持 反对

举报

kevinwjs
发表于 2008-3-24 21:35:51 | 显示全部楼层
QQQQQQQQQQQQQ
回复 支持 反对

举报

lnfa584
发表于 2008-3-25 09:01:28 | 显示全部楼层
好书啊
回复 支持 反对

举报

liutingting117
发表于 2008-3-25 21:10:45 | 显示全部楼层
顶楼主,谢谢
回复 支持 反对

举报

liutingting117
发表于 2008-3-25 21:12:35 | 显示全部楼层
顶楼主,谢谢
回复 支持 反对

举报

liutingting117
发表于 2008-3-25 21:18:11 | 显示全部楼层
顶楼主,谢谢
回复 支持 反对

举报

下一页 »
12345678910... 31下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-12 23:33 , Processed in 0.107638 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表