设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Xilinx的FPGA设计全流程：Modelsim－Synplify.Pro－ISE. ...

1 ... 9 10 11 121314 15 16 17 ... 31 / 31 页下一页

返回列表发新帖

楼主: chengzhenjun

Xilinx的FPGA设计全流程：Modelsim－Synplify.Pro－ISE.rar

发表于 2009-8-17 09:00:16 | 显示全部楼层

aaaaaaaaaaaaaaa

回复支持反对

发表于 2009-8-17 10:24:18 | 显示全部楼层

哪个版本？

回复支持反对

发表于 2009-8-17 11:14:06 | 显示全部楼层

学习学习

回复支持反对

发表于 2009-8-21 09:45:40 | 显示全部楼层

謝謝分享

回复支持反对

发表于 2009-9-13 17:16:51 | 显示全部楼层

gooooooooood

回复支持反对

发表于 2009-10-23 18:04:45 | 显示全部楼层

这么小的文件。。。。
不知内容怎么样。。。。

回复支持反对

发表于 2009-11-4 10:40:49 | 显示全部楼层

谢谢谢谢

回复支持反对

发表于 2009-11-15 23:05:24 | 显示全部楼层

zhichi yixia~~

回复支持反对

发表于 2009-12-4 13:41:06 | 显示全部楼层

与之前的那个“Xilinx的FPGA设计全流程.pdf”的是一个文件，只不过压缩了

回复支持反对

发表于 2009-12-4 17:01:53 | 显示全部楼层

dfhhdfhfghfghfg

回复支持反对

1 ... 9 10 11 121314 15 16 17 ... 31 / 31 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-12 13:11 , Processed in 0.134747 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表