设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Xilinx的FPGA设计全流程：Modelsim－Synplify.Pro－ISE. ...

1 ... 8 9 10 111213 14 15 16 ... 31 / 31 页下一页

返回列表发新帖

楼主: chengzhenjun

Xilinx的FPGA设计全流程：Modelsim－Synplify.Pro－ISE.rar

发表于 2009-2-27 20:04:33 | 显示全部楼层

谢谢！！！

先看看

回复支持反对

发表于 2009-8-8 08:09:50 | 显示全部楼层

dd

ddddddddddddddddddddddddd

回复支持反对

发表于 2009-8-8 08:11:10 | 显示全部楼层

dd

ddddddddddddddddddddddddd

回复支持反对

发表于 2009-8-11 12:04:47 | 显示全部楼层

顶一下,

回复支持反对

发表于 2009-8-11 22:55:46 | 显示全部楼层

so thanks to share

回复支持反对

发表于 2009-8-12 20:46:11 | 显示全部楼层

have a look

回复支持反对

发表于 2009-8-13 08:50:02 | 显示全部楼层

应该有所帮助！

回复支持反对

发表于 2009-8-16 22:32:59 | 显示全部楼层

刚开始学，看到这样的资料当然要下了

回复支持反对

发表于 2009-8-17 06:30:34 | 显示全部楼层

感恩拉～～

回复支持反对

发表于 2009-8-17 08:53:19 | 显示全部楼层

???wo bu zhi

回复支持反对

1 ... 8 9 10 111213 14 15 16 ... 31 / 31 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-14 09:50 , Processed in 0.043445 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表