PLL带内噪声版图设计问题

buckaroo · 发表于 2014-8-6 11:20:47

其实layout没有那么神秘，layout好不好合理不合理也是根据一些最基本的原理，考虑要周全
比如根据你描 ...
fuyibin 发表于 2014-8-5 13:19

登录/注册后可看大图

LPF和VCO共地也有问题，reference spur大

jkli022 · 发表于 2014-8-6 12:07:17

回复 20# fuyibin

谢谢您

jkli022 · 发表于 2014-8-6 12:08:48

回复 21# buckaroo

如果能看到商用PLL芯片的版图就好了

hszgl · 发表于 2014-8-6 12:52:49

回复 23# jkli022

fuyibin和你说的就是他做的商品的版图情况。

jkli022 · 发表于 2014-8-16 10:33:56

上次版图布板是一个问题。后来发现，在测试时使用的参考频率信号源的相位噪声不好，测试输出80多MHz信号时，在100KHz的相位噪声，只有-110dBc/Hz，如果按照256分频，其对相位噪声的贡献-110+48=62.输出的相位噪声肯定不好。不知道我的计算方法有没有问题？

jkli022 · 发表于 2014-8-16 10:35:07

不清楚，我们的信号源的相位噪声怎么这么差

天迹郎 · 发表于 2014-8-27 20:21:24

没必要两个地
数模电源分开
但是数模要共地

yunsgao · 发表于 2016-10-26 10:45:23

上次版图布板是一个问题。后来发现，在测试时使用的参考频率信号源的相位噪声不好，测试输出80多MHz信号时， ...
jkli022 发表于 2014-8-16 10:33

登录/注册后可看大图

我觉得你算的没问题，你后来有换晶振有测试了。

lnxmj · 发表于 2024-12-22 21:34:04

感谢分享

lnxmj · 发表于 2024-12-22 21:39:24

感谢分享

账号		自动登录	找回密码
密码			注册

[求助] PLL带内噪声版图设计问题