在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2055|回复: 1

[求助] 用verilog实现下面时序

[复制链接]
发表于 2014-6-10 16:14:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
360软件小助手截图20140610160844.png
上图每个VSMP信号后延迟16.5个时钟会输出该VSMP对应的RA,RB,GA,GB,BA,BB,怎样用verilog编程实现在VSMP过后16.5个clk后,准确的把
OP[7:0]写入RAM呢,大家帮我指导指导吧
发表于 2014-6-10 23:02:11 | 显示全部楼层
从波形图上看,其实就是第17个时钟周期采样数据就对了。这样看简单多了吧。数数字呗。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-8 23:09 , Processed in 0.131821 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表