vhdl 通过仿真器传递参数

chen.terry

如何通过仿真器给vhdl传递参数，verilog有$test$plusargs和$value$plusargs可以通过仿真器传递参数，VHDL有类似的吗？
求助大神。