设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › VHDL编程问题
返回列表 发新帖
查看: 2996|回复: 0

[求助] VHDL编程问题

[复制链接]
kayjoa
发表于 2016-9-23 20:01:03 | 显示全部楼层 |阅读模式
悬赏5资产未解决
这是其中一个过程语句，我的想法是用wait语句，只要clk或reset上升沿，就会执行，这个过程的功能是分钟的产生 QQ截图20160923194723.png

VHDL

相关帖子
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 19:00 , Processed in 0.126327 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表