设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog的135个经典设计实例
123456789
返回列表 发新帖
楼主: mlch1992

[资料] Verilog的135个经典设计实例

[复制链接]
张乐
发表于 2017-3-6 20:47:48 | 显示全部楼层
回复 1# mlch1992


   666
回复 支持 反对

举报

neilsu
发表于 2017-3-12 22:37:29 | 显示全部楼层
多谢分享
回复 支持 反对

举报

winston7777
发表于 2018-12-17 18:06:23 | 显示全部楼层
多謝分享!!!
回复 支持 反对

举报

觉感
发表于 2018-12-25 09:09:11 | 显示全部楼层
这个实例，我也有存货，一直没看过，懈怠了啊
回复 支持 反对

举报

soullcy
发表于 2018-12-27 11:25:18 | 显示全部楼层
分享快乐66666666666666
回复 支持 反对

举报

xingye777
发表于 2018-12-29 08:02:43 | 显示全部楼层
多谢楼主
回复 支持 反对

举报

smarbury
发表于 2019-2-23 03:39:58 | 显示全部楼层
多謝分享
回复 支持 反对

举报

123456789
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-3 12:44 , Processed in 0.059307 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表