设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog的135个经典设计实例

1 2 3 4 5 678 9 / 9 页下一页

返回列表发新帖

楼主: mlch1992

[资料] Verilog的135个经典设计实例

发表于 2015-2-23 22:10:47 | 显示全部楼层

学习学习

回复支持反对

发表于 2015-9-25 01:04:11 | 显示全部楼层

收下了，谢谢

回复支持反对

发表于 2015-9-26 07:52:57 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2015-9-27 20:50:55 | 显示全部楼层

kankan !!

回复支持反对

发表于 2015-9-28 04:46:38 | 显示全部楼层

thnx!

回复支持反对

发表于 2015-10-26 16:23:40 | 显示全部楼层

找工作前好好看看，应该能有不少帮助。

回复支持反对

发表于 2015-10-27 11:03:00 | 显示全部楼层

下载下来好好研究一下感谢分享！

回复支持反对

发表于 2015-10-27 11:54:59 | 显示全部楼层

謝謝分享

回复支持反对

发表于 2015-11-4 12:20:57 | 显示全部楼层

多谢分享

回复支持反对

发表于 2016-7-21 11:26:24 | 显示全部楼层

多谢分享

回复支持反对

1 2 3 4 5 678 9 / 9 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 05:57 , Processed in 0.137541 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表