设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 一个简单的8位处理器完整设计过程及verilog代码 ...

1 234 5 6 7 8 9 10 ... 12 / 12 页下一页

返回列表发新帖

楼主: weiboshe

一个简单的8位处理器完整设计过程及verilog代码

发表于 2014-4-17 14:08:37 | 显示全部楼层

怎么样啊？

回复支持反对

发表于 2014-4-19 16:29:11 | 显示全部楼层

不错啊~~~

回复支持反对

发表于 2014-4-22 22:39:19 | 显示全部楼层

做课程设计参考一下~

回复支持反对

发表于 2014-4-25 08:34:41 | 显示全部楼层

good，不错

回复支持反对

发表于 2014-5-12 21:13:20 | 显示全部楼层

顶起来，楼主伟大啊…

回复支持反对

发表于 2014-5-13 10:15:56 | 显示全部楼层

下载学习一下

回复支持反对

发表于 2014-5-13 12:56:01 | 显示全部楼层

下来看看！

回复支持反对

奋斗的IC工程师

发表于 2014-5-20 17:44:52 | 显示全部楼层

谢了！

回复支持反对

发表于 2014-6-13 19:36:43 | 显示全部楼层

谢谢楼主了

回复支持反对

发表于 2014-6-16 00:03:24 | 显示全部楼层

谢谢分享

回复支持反对

1 234 5 6 7 8 9 10 ... 12 / 12 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 00:08 , Processed in 0.150067 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表