设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 一个简单的8位处理器完整设计过程及verilog代码 ...
1 ...456789101112
返回列表 发新帖
楼主: weiboshe

一个简单的8位处理器完整设计过程及verilog代码

[复制链接]
jeffej
发表于 2021-4-21 22:33:06 | 显示全部楼层
very good mcu verilog code
回复 支持 反对

举报

StevenYwh
发表于 2021-4-21 22:54:58 | 显示全部楼层
kanyikan
回复 支持 反对

举报

liguchu
发表于 2024-1-19 17:30:33 | 显示全部楼层
下载看看
回复 支持 反对

举报

qchdmb
发表于 2024-12-24 15:00:27 | 显示全部楼层
学习了！谢谢
回复 支持 反对

举报

1 ...456789101112
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-16 07:40 , Processed in 0.118568 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表