设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 一个简单的8位处理器完整设计过程及verilog代码 ...

1 ... 4 5 6 7 8 9 101112 / 12 页下一页

返回列表发新帖

楼主: weiboshe

一个简单的8位处理器完整设计过程及verilog代码

发表于 2019-11-18 19:10:36 | 显示全部楼层

very good

回复支持反对

小甲鱼游啊游

发表于 2019-11-23 14:19:24 | 显示全部楼层

不错，下载看看

回复支持反对

发表于 2019-11-23 20:44:34 来自手机 | 显示全部楼层

好东西，希望这样的东西越来越多

回复支持反对

发表于 2019-11-23 22:26:46 | 显示全部楼层

99999999999999999999999

回复支持反对

发表于 2020-2-16 00:43:42 | 显示全部楼层

谢谢谢谢谢谢谢谢

回复支持反对

发表于 2020-6-13 15:12:13 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-7-28 10:52:41 | 显示全部楼层

非常感谢

回复支持反对

发表于 2020-12-16 11:17:22 | 显示全部楼层

学习一下，谢谢分享

回复支持反对

发表于 2020-12-16 22:37:21 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2020-12-16 23:48:58 | 显示全部楼层

回复支持反对

1 ... 4 5 6 7 8 9 101112 / 12 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-13 10:59 , Processed in 0.143091 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表