设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › SystemVerilog验证测试平台编写指南.zip

1 ... 4 5 6 7 8910 11 12 13 ... 77 / 77 页下一页

返回列表发新帖

楼主: wind_vip

[资料] SystemVerilog验证测试平台编写指南.zip

发表于 2014-5-30 22:28:01 | 显示全部楼层

谢谢哈，楼主辛苦了

回复支持反对

发表于 2014-5-31 10:05:28 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2014-5-31 21:40:48 | 显示全部楼层

资料不错谢谢很好啊

回复支持反对

发表于 2014-6-1 16:56:45 | 显示全部楼层

好像从那看见过，还是谢啦~

回复支持反对

发表于 2014-6-4 03:11:42 | 显示全部楼层

good material , thanks

回复支持反对

发表于 2014-6-5 07:25:04 | 显示全部楼层

好东西~~~

回复支持反对

发表于 2014-6-5 08:39:21 | 显示全部楼层

好东西~~~

回复支持反对

发表于 2014-6-5 09:53:10 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2014-6-11 23:45:34 | 显示全部楼层

不错啊，谢谢

回复支持反对

发表于 2014-6-13 10:49:54 | 显示全部楼层

回复 1# wind_vip

ding!!!!!!!!!!!!!!!!!!!!!!

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 ... 77 / 77 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 10:21 , Processed in 0.138877 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表