设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › SystemVerilog验证测试平台编写指南.zip

1 2 3 4 567 8 9 10 ... 77 / 77 页下一页

返回列表发新帖

楼主: wind_vip

[资料] SystemVerilog验证测试平台编写指南.zip

发表于 2013-12-16 15:58:25 | 显示全部楼层

希望有一本由浅入深的书啊，求指教~~~

回复支持反对

发表于 2013-12-21 13:04:58 | 显示全部楼层

回复支持反对

发表于 2013-12-21 13:35:53 | 显示全部楼层

资料不错，感谢分享

回复支持反对

发表于 2013-12-21 14:38:52 | 显示全部楼层

http://uploaded.net/f/uwbwj5

回复支持反对

发表于 2013-12-25 13:57:30 | 显示全部楼层

回复 1# wind_vip

不错，找了很久了！

回复支持反对

发表于 2013-12-30 11:48:10 | 显示全部楼层

支持一下

回复支持反对

发表于 2014-1-4 19:15:48 | 显示全部楼层

see see

回复支持反对

发表于 2014-1-4 19:59:27 | 显示全部楼层

回复支持反对

发表于 2014-1-5 20:41:18 | 显示全部楼层

学习学习

回复支持反对

发表于 2014-1-8 16:31:02 | 显示全部楼层

资料不错谢谢很好啊

回复支持反对

1 2 3 4 567 8 9 10 ... 77 / 77 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 14:49 , Processed in 0.140334 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表