在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: waterkingdom

[求助] 请教各位大大bandgap流片之后同一个晶圆上的芯片的绝对值误差是多少

[复制链接]
发表于 2013-7-17 11:08:02 | 显示全部楼层



应该是的,这个测试结果是和仿真吻合的,只是漏了蒙特卡洛仿真。

如果是0.5um的管子,L通常取2u以上
发表于 2013-7-17 16:29:30 | 显示全部楼层
回复 11# math123


    强人啊,看了之后自己也学了很多!
受教受教!
发表于 2013-7-17 17:10:34 | 显示全部楼层
0.5um 流片回来30几片最高和最低偏差7%,没有带运放的带隙结构,不知带运放的效果会不会更好。。。
发表于 2013-7-18 08:51:56 | 显示全部楼层


   
应该是的,这个测试结果是和仿真吻合的,只是漏了蒙特卡洛仿真。

如果是0.5um的管子,L通常取2u以上
math123 发表于 2013-7-17 11:08




    衬底不接地还能接哪儿?
发表于 2013-7-18 09:42:10 | 显示全部楼层
回复 14# 扑火

有的标准CMOS工艺包括PWELL,NMOS衬底可以不接地
发表于 2015-6-23 21:45:06 | 显示全部楼层
很容易可以做到5%以內
发表于 2015-6-23 22:45:35 | 显示全部楼层
回复 2# 寂寞的歌

这个赞成
发表于 2015-6-23 22:52:27 | 显示全部楼层
我估计你这个L太小了,导致那个共源共栅增益太低,这里可能会有比较大的影响,一般你应该能看到两个BJT的 delta Vce在1mV以内。
    我测试的发现+/- 3%, 95%的测试d结果。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 07:07 , Processed in 0.098403 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表