open source SystemVerilog verification IPs, models vip

smrecnik · 发表于 2017-10-29 21:53:42

thanks for sharing

孟力孟力 · 发表于 2017-10-15 10:51:09

[资料] open source SystemVerilog verification IPs, models vip

谢谢楼主分享

luei1987kg · 发表于 2017-10-10 14:07:45

ayamitek · 发表于 2017-10-10 11:07:56

回复 1# xiantongma

Thanks ..........................

wangsaladin · 发表于 2017-3-31 16:53:35

这个应该是个老工程师写的，想找个官方一点版本～

不过像synopsis /wwago-in 那些都要钱～

wangsaladin · 发表于 2017-3-31 16:27:29

这都是好东西呀，可惜是sv

的，有没有verilog的～

daokuang · 发表于 2016-11-18 14:41:51

谢谢了，

jimcmwang · 发表于 2016-9-19 11:47:57

wishbone_vip.zip (986.25 KB)
apb_vip.zip (263.38 KB)
avalon_mm_vip.zip (835.97 KB)
avalonst_vip.zip (35.14 KB)
axi4_stream_vip.zip (470.19 KB)
axi4lite_vip.zip (158.93 KB)
can_vip.zip (876.71 KB)
i2c_vip.zip (219.27 KB)
mdio_vip.zip (236.83 KB)
spi_vip.zip (226.12 KB)

wangleifq · 发表于 2016-9-10 18:39:18

谢谢楼主分享

账号		自动登录	找回密码
密码			注册