设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 超经典结构化testbench设计范例（verilog）

1 2 3 4 5 678 9 10 / 10 页下一页

返回列表发新帖

楼主: guikun1202298

[资料] 超经典结构化testbench设计范例（verilog）

发表于 2018-4-17 16:27:09 | 显示全部楼层

回复 1# guikun1202298

下载了。谢谢！

回复支持反对

发表于 2018-4-28 10:21:09 | 显示全部楼层

xxfxffffff

回复支持反对

发表于 2018-4-28 10:22:31 | 显示全部楼层

xxfxfxff

回复支持反对

发表于 2018-4-28 10:24:10 | 显示全部楼层

xxfxfffff

回复支持反对

发表于 2018-8-4 10:49:46 | 显示全部楼层

ganxie louzhu fenx

回复支持反对

发表于 2018-8-8 22:54:11 | 显示全部楼层

very good~~~~

回复支持反对

发表于 2018-8-11 21:58:38 | 显示全部楼层

thanks

回复支持反对

发表于 2018-10-20 12:26:23 | 显示全部楼层

别下了，这种东西也拿的出手！

回复支持反对

发表于 2018-12-29 12:35:42 | 显示全部楼层

我只想说，我拒绝下载

回复支持反对

发表于 2019-3-21 14:11:03 | 显示全部楼层

回复支持反对

1 2 3 4 5 678 9 10 / 10 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 10:39 , Processed in 0.141932 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表