设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 超经典结构化testbench设计范例（verilog）
1 ...2345678910
返回列表 发新帖
楼主: guikun1202298

[资料] 超经典结构化testbench设计范例（verilog）

[复制链接]
heyongxin
发表于 2021-12-25 12:28:24 | 显示全部楼层
感谢分享！
回复 支持 反对

举报

jeffej
发表于 2022-4-13 12:15:35 | 显示全部楼层
too much files, 真是不厚道!!!
回复 支持 反对

举报

jeffej
发表于 2022-4-13 12:45:58 | 显示全部楼层
seems have to download here
回复 支持 反对

举报

haifanwen
发表于 2022-4-27 21:42:18 | 显示全部楼层
kanyikan
回复 支持 反对

举报

LizaoTop
发表于 2022-8-28 12:23:28 | 显示全部楼层
为什么要分这么多呢，有些文件还不到1K
回复 支持 反对

举报

1 ...2345678910
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-30 09:59 , Processed in 0.068054 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表