12bit 100MHz pipelined ADC设计直播

fucka03 · 发表于 2014-9-11 21:07:07

谢谢共享

liuycto · 发表于 2014-9-12 08:47:18

回复 1# mouseliu
dcgain应该是84db吧。

rcliu1975 · 发表于 2014-9-12 10:25:14

谢谢共享

qq1220698299 · 发表于 2014-11-6 15:42:43

回复 10# mouseliu

楼主，问一下，修改了之后noise该怎么算呢？我也刚开始在做ADC，还不是很清楚~

helongknight · 发表于 2014-11-6 18:35:16

感谢分享

qq1220698299 · 发表于 2014-11-6 19:52:54

回复 131# abonic

（rookie 学生向大神请教）：总的噪声是这三种噪声相加吗？能不能详细一点说一下确定采样电容的大小呢！3Q~

z77 · 发表于 2014-11-6 21:29:41

楼主V5，标记一下，学习楼主到设计心得。。。。。

asu2011 · 发表于 2014-11-13 10:18:23

一步步一步步很有条理性

jizhongren · 发表于 2014-11-13 16:39:58

都是大牛啊

vlsidesign · 发表于 2014-11-13 16:59:42

回复 95# oreland93：电容的mismatch没那么重要。

各位大大们，对于12bit精度而言，电容的mismatch多大比较合适呢？是否可以在楼主的精度基础上再放宽些呢？谢谢！

账号		自动登录	找回密码
密码			注册

[原创] 12bit 100MHz pipelined ADC设计直播