12bit 100MHz pipelined ADC设计直播

analogtracking · 发表于 2014-6-3 17:02:27

非常受用，谢谢分享

chaojoe · 发表于 2014-6-3 21:10:01

非常受用，谢谢分享

yoki_observer · 发表于 2014-6-5 19:21:20

啊啊啊！！！都这么强大

nareshreddy · 发表于 2014-6-7 02:59:56

rgdfgdfgdfgfdgfd

alwaysthefirst · 发表于 2014-6-13 01:47:03

good good

alwaysthefirst · 发表于 2014-6-13 01:48:28

have a look

ralphtw · 发表于 2014-6-27 15:46:29

難理解的 !

cl378454434 · 发表于 2014-8-11 23:55:12

回复 1# mouseliu

大牛啊，你当时学习ADC时是怎么入门的啊，要入门的话需要看什么书和资料啊？？

cl378454434 · 发表于 2014-8-11 23:56:56

回复 148# zhaoqianying

大牛啊，你当时学习ADC是怎么入门的啊？？入门需要看什么书和资料啊？？

CMOS永日 · 发表于 2014-9-5 09:51:24

对于1.5bit/stage， Gideal=2，(Gideal-G)/Gideal的3sigma值为3*sigma（simga为单位电容的相对标准偏差）
                        DNL=2^10*3*simga (LSB)
                        令DNL<0.5LSB,则要求sigma<1/(3*2^11)这要求也忒高了，基本不可能

对于2.5bit/stage， Gideal=4，(Gideal-G)/Gideal的3sigma值为3*sqrt(2)/2*sigma（simga为单位电容的相对标准偏差）
                        DNL=2^9*3*sqrt(2)/2*simga (LSB)
                        令DNL<0.5LSB,则要求sigma<1/(2^9*3*sqrt(2))=0.046%

各位大神，请问其中的(Gideal-G)/Gideal的3sigma值为3*sigma和(Gideal-G)/Gideal的3sigma值为3*sqrt(2)/2*sigma是怎么来的？求解释，小弟感激不尽！

账号		自动登录	找回密码
密码			注册

[原创] 12bit 100MHz pipelined ADC设计直播

浏览过的版块