设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog Verification UVM 1.1 Student & Lab Gui ...

1 ... 25 26 27 28 29 30 313233 / 33 页下一页

返回列表发新帖

楼主: ALUOp

[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide 2011.12（可搜寻 PDF）

发表于 2021-3-26 16:02:35 | 显示全部楼层

楼主辛苦感谢

回复支持反对

使用道具举报

发表于 2021-9-3 13:22:11 | 显示全部楼层

good thnaks

回复支持反对

使用道具举报

发表于 2021-9-3 13:24:44 | 显示全部楼层

谢谢谢谢

回复支持反对

使用道具举报

发表于 2021-9-3 14:27:58 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2021-9-28 11:43:15 | 显示全部楼层

이것도 참 좋은 자료 같아여 ㅎㅎ

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-11-14 22:17:18 | 显示全部楼层

thanks for sharing~~

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-11-14 22:19:26 | 显示全部楼层

thanks for sharing~~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-6-2 14:22:39 | 显示全部楼层

感谢分享！

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2022-12-13 10:54:40 | 显示全部楼层

thanks!!!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-12-14 13:51:43 | 显示全部楼层

uvm nice

回复支持反对

使用道具举报

1 ... 25 26 27 28 29 30 313233 / 33 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-24 12:51 , Processed in 0.189201 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表