设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog Verification UVM 1.1 Student & Lab Gui ...

1 ... 22 23 24 252627 28 29 30 ... 33 / 33 页下一页

返回列表发新帖

楼主: ALUOp

[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide 2011.12（可搜寻 PDF）

发表于 2017-6-28 05:45:17 | 显示全部楼层

非常感謝~~~~

回复支持反对

发表于 2017-6-30 23:12:25 | 显示全部楼层

thanks for sharing

回复支持反对

mailtoanoopbabu

发表于 2017-7-18 22:58:03 | 显示全部楼层

thanks

回复支持反对

发表于 2017-7-21 19:39:52 | 显示全部楼层

谢谢分享啊。。需要这样的资料

回复支持反对

发表于 2017-10-21 08:00:05 | 显示全部楼层

:hug::hug::hug:

回复支持反对

发表于 2017-11-6 03:29:38 | 显示全部楼层

thank you for your Sharing

回复支持反对

pradeepmadhava1

发表于 2017-12-1 16:37:02 | 显示全部楼层

Wow awesome

回复支持反对

发表于 2018-2-8 20:04:16 | 显示全部楼层

dingdingding!!!!

回复支持反对

发表于 2018-3-4 12:06:47 | 显示全部楼层

thanks

回复支持反对

发表于 2018-3-9 21:09:39 | 显示全部楼层

谢谢分享！！

回复支持反对

1 ... 22 23 24 252627 28 29 30 ... 33 / 33 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 18:29 , Processed in 0.091555 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表