设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SystemVerilog Verification UVM 1.1 Student & Lab Gui ...
1 ...192021222324252627... 33下一页
返回列表 发新帖
楼主: ALUOp

[资料] SystemVerilog Verification UVM 1.1 Student & Lab Guide 2011.12（可搜寻 PDF）

[复制链接]
xdbpf
发表于 2016-8-16 10:37:22 | 显示全部楼层
谢谢LZ分享啊啊啊啊
回复 支持 反对

举报

功夫熊猫
发表于 2016-8-27 14:12:49 | 显示全部楼层
哈哈哈还好
回复 支持 反对

举报

eruisi
发表于 2016-9-17 00:42:11 | 显示全部楼层
信远用完了
回复 支持 反对

举报

发表于 2016-11-11 15:45:26 | 显示全部楼层
多谢分享
回复 支持 反对

举报

smrecnik
发表于 2016-11-21 11:30:26 | 显示全部楼层
Thanks for sharing
回复 支持 反对

举报

墨小央
发表于 2016-12-5 13:44:11 | 显示全部楼层
感谢楼主
回复 支持 反对

举报

龙行者_123
发表于 2016-12-21 21:29:00 | 显示全部楼层
VCS_SVTB_lab_2011.12
回复 支持 反对

举报

龙行者_123
发表于 2016-12-21 21:29:46 | 显示全部楼层
VCS_SVTB_lab_2011.12
回复 支持 反对

举报

龙行者_123
发表于 2016-12-21 21:31:27 | 显示全部楼层
VCS_SVTB_lab_2011.12
回复 支持 反对

举报

龙行者_123
发表于 2016-12-21 21:33:54 | 显示全部楼层
VCS_SVTB_lab_2011.12
回复 支持 反对

举报

下一页 »
1 ...192021222324252627... 33下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-16 07:31 , Processed in 0.139512 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表