设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于FPGA的2048点FFT的verilog实现的源代码

1 2 3 456 7 8 9 10 ... 15 / 15 页下一页

返回列表发新帖

楼主: shijianyizhan

[资料] 基于FPGA的2048点FFT的verilog实现的源代码

发表于 2013-11-12 09:59:15 | 显示全部楼层

支持，下来看看

回复支持反对

发表于 2013-11-12 19:19:06 | 显示全部楼层

说句不好听的毫无用处
完全不是让人看让人学习的。

回复支持反对

发表于 2013-11-18 11:03:58 | 显示全部楼层

很有用,谢谢。

回复支持反对

发表于 2014-2-15 15:24:53 | 显示全部楼层

mark
希望可以说具体点儿

回复支持反对

发表于 2014-2-25 15:38:49 | 显示全部楼层

已下载 mark

回复支持反对

发表于 2014-2-25 21:07:29 | 显示全部楼层

谢谢楼主分享！

回复支持反对

发表于 2014-2-27 22:41:17 | 显示全部楼层

是完整的代码吗

回复支持反对

发表于 2014-3-7 23:39:24 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2014-3-11 23:22:54 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2014-4-28 21:04:49 | 显示全部楼层

支持囉!! 謝謝分享

回复支持反对

1 2 3 456 7 8 9 10 ... 15 / 15 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-14 03:24 , Processed in 0.141981 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表