设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于FPGA的2048点FFT的verilog实现的源代码

123 4 5 6 7 8 9 10 ... 15 / 15 页下一页

返回列表发新帖

楼主: shijianyizhan

[资料] 基于FPGA的2048点FFT的verilog实现的源代码

发表于 2012-11-5 16:10:26 | 显示全部楼层

这个是基于system generator 实现的吗

回复支持反对

发表于 2012-12-6 14:30:29 | 显示全部楼层

下载看看

回复支持反对

发表于 2012-12-26 15:41:07 | 显示全部楼层

很长一段代码，没有注释，希望有用

回复支持反对

发表于 2013-2-6 18:41:09 | 显示全部楼层

正在学、、、

回复支持反对

发表于 2013-3-20 22:25:56 | 显示全部楼层

多谢多谢。。

回复支持反对

发表于 2013-3-21 08:43:29 | 显示全部楼层

有验证过吗？

回复支持反对

发表于 2013-3-21 09:28:33 | 显示全部楼层

来学习了啊！~~~~~~~~

回复支持反对

发表于 2013-3-22 09:27:27 | 显示全部楼层

LZ强大，顶起

回复支持反对

发表于 2013-3-27 14:49:35 | 显示全部楼层

必须支持下！

回复支持反对

发表于 2013-5-23 17:44:48 | 显示全部楼层

dingyixia

回复支持反对

123 4 5 6 7 8 9 10 ... 15 / 15 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-4 22:02 , Processed in 0.142952 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表