在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1927|回复: 1

[转贴] Testing made easy

[复制链接]
发表于 2012-8-2 08:56:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
For VHDL users Aldec provides "Open Source VHDL Verification Methodology" that causes the users of VHDL not migrate to SystemVerilog for using OVM and UVM methodologies in verifying their designs.
------------------------------------------------------------------------
Testing Made Easy:
http://www11.edacafe.com/video/flv_data/video_4594.flv
发表于 2012-9-12 15:02:03 | 显示全部楼层
Thank you so much!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 20:36 , Processed in 0.111416 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表