设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 数模混合设计Spectre, Verilog, UltraSimVerilog Migrat ...

1 ... 10 11 12 13 14 151617 18 / 18 页下一页

返回列表发新帖

楼主: steroids4321

[资料] 数模混合设计Spectre, Verilog, UltraSimVerilog Migration to AMS (PLL Example)

发表于 2017-4-11 16:52:33 | 显示全部楼层

数模混合设计Spectre, Verilog, UltraSimVerilog Migration to AMS (PLL Example)

回复支持反对

发表于 2017-4-11 22:02:41 | 显示全部楼层

follow the steps

回复支持反对

发表于 2017-4-13 10:52:15 | 显示全部楼层

ganxie fenxiang

回复支持反对

发表于 2017-4-21 10:17:44 | 显示全部楼层

不错的好东西啊

回复支持反对

发表于 2018-5-28 10:42:45 | 显示全部楼层

thanks a lot

回复支持反对

发表于 2018-5-28 10:57:54 | 显示全部楼层

回复 1# steroids4321

666

回复支持反对

发表于 2018-5-31 20:20:45 | 显示全部楼层

心层去也就哦么看来看去了

回复支持反对

发表于 2018-5-31 22:30:01 | 显示全部楼层

回复支持反对

发表于 2018-6-1 01:43:25 | 显示全部楼层

感谢楼主

回复支持反对

发表于 2018-6-26 10:18:37 | 显示全部楼层

谢谢分享

回复支持反对

1 ... 10 11 12 13 14 151617 18 / 18 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-5 07:21 , Processed in 0.136237 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表