设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 数模混合设计Spectre, Verilog, UltraSimVerilog Migrat ...
1 ...101112131415161718下一页
返回列表 发新帖
楼主: steroids4321

[资料] 数模混合设计Spectre, Verilog, UltraSimVerilog Migration to AMS (PLL Example)

[复制链接]
eejli
发表于 2016-9-22 05:52:37 | 显示全部楼层
pretty good
回复 支持 反对

举报

Jamespdf
发表于 2016-9-28 15:25:49 | 显示全部楼层
谢谢楼主
回复 支持 反对

举报

khchang28
发表于 2016-10-18 16:29:00 | 显示全部楼层
感謝^_^
回复 支持 反对

举报

e0204558
发表于 2016-10-21 15:39:57 | 显示全部楼层
讚讚讚，學習一下
回复 支持 反对

举报

brain_yan
发表于 2016-10-21 20:39:40 | 显示全部楼层
谢谢楼主分享
回复 支持 反对

举报

cdting
发表于 2016-10-31 02:37:14 | 显示全部楼层
非常感謝~~~~
回复 支持 反对

举报

zhanghao301
发表于 2017-2-19 22:29:22 | 显示全部楼层
感谢楼主分享
回复 支持 反对

举报

yuzhi
发表于 2017-3-5 12:00:30 | 显示全部楼层
号东西
回复 支持 反对

举报

Ryggeor
发表于 2017-3-6 22:14:25 | 显示全部楼层
thnx!
回复 支持 反对

举报

cdting
发表于 2017-3-7 01:42:06 | 显示全部楼层
非常感謝~~~~
回复 支持 反对

举报

下一页 »
1 ...101112131415161718下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-7 16:42 , Processed in 0.085632 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表