设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › SVTB，systemverilog for testbench入门教程

1 ... 15 16 17 18 192021 22 23 / 23 页下一页

返回列表发新帖

楼主: wyj_whu

[资料] SVTB，systemverilog for testbench入门教程

发表于 2018-5-13 00:36:54 | 显示全部楼层

Thank you~

回复支持反对

发表于 2018-8-15 09:34:50 | 显示全部楼层

thanks~

回复支持反对

发表于 2018-8-16 20:09:00 | 显示全部楼层

回复 1# wyj_whu
thanks

回复支持反对

发表于 2018-8-24 16:36:02 | 显示全部楼层

回复 1# wyj_whu

最近在看sv，下来学习一下

回复支持反对

发表于 2018-9-15 16:19:40 | 显示全部楼层

下来好好学习，谢

回复支持反对

发表于 2018-9-15 20:55:49 | 显示全部楼层

哈哈哈哈谢谢呀

回复支持反对

发表于 2018-10-26 22:24:50 | 显示全部楼层

学习一下，感谢楼主

回复支持反对

发表于 2018-12-7 23:20:27 | 显示全部楼层

thanks

回复支持反对

发表于 2018-12-10 13:12:06 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2018-12-31 16:13:10 | 显示全部楼层

great! have a look

回复支持反对

1 ... 15 16 17 18 192021 22 23 / 23 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-6 00:16 , Processed in 0.147270 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表