设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › SVTB，systemverilog for testbench入门教程

1 ... 14 15 16 171819 20 21 22 ... 23 / 23 页下一页

返回列表发新帖

楼主: wyj_whu

[资料] SVTB，systemverilog for testbench入门教程

发表于 2016-6-2 16:42:47 | 显示全部楼层

Thanks!

回复支持反对

发表于 2016-6-7 11:06:00 | 显示全部楼层

good one, even a little bit old

回复支持反对

发表于 2016-6-7 14:23:25 | 显示全部楼层

Thanks.
Good Ref.

回复支持反对

发表于 2016-6-7 14:52:14 | 显示全部楼层

非常需要這方面的知識
謝謝

回复支持反对

发表于 2016-6-9 01:49:09 | 显示全部楼层

回复 1# wyj_whu

好, 顶一个

回复支持反对

发表于 2016-8-25 15:20:37 | 显示全部楼层

thank you

回复支持反对

发表于 2016-8-29 16:30:00 | 显示全部楼层

多谢了~~

回复支持反对

发表于 2016-10-25 20:37:39 | 显示全部楼层

谢谢分享，正愁

回复支持反对

发表于 2016-10-26 23:38:05 | 显示全部楼层

感谢分享，学习一下

回复支持反对

越狱小猪头

发表于 2016-11-1 21:10:22 | 显示全部楼层

xiazaikankan

回复支持反对

1 ... 14 15 16 171819 20 21 22 ... 23 / 23 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-6 00:16 , Processed in 0.143580 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表